Apple / M発表済み

M5

スペックと革新点を、出典から読み解く。

最大構成。CPU分類は発表時のperformance / efficiency表記に従う（superへの呼称変更前）。

発表済み：登録出典で発表を確認しています。搭載端末の発売状況を示すラベルではありません。

データ更新 2026-11-10

出典付きスペック

M5：登録済みの出典で確認できる仕様
項目	仕様と条件
発表日	2025-10-15^[1]
製造プロセス	第3世代3nm^[1]
CPU / 高性能	4コア^[1]
CPU / 高効率	6コア^[1]
GPU	10コアGPU^[1]
GPUコア数	10コア^[1]
メモリ規格	ユニファイドメモリ^[1] CPU・GPUで共有する方式。LPDDR等のDRAM規格は今回の資料では未掲載。
メモリ帯域幅	153 GB/s^[1] 最大構成の公称帯域。実測帯域ではありません。
メモリ対応上限	32 GB^[1]

掲載のない項目は、確認済みデータが未登録です。0や推定値として扱っていません。製造プロセス名は世代名称であり、実際の寸法を表すものではありません。

MシリーズのCPUコア構成

同じメーカー・ファミリー・用途区分の登録済みチップを世代順に表示します。コア数は性能スコアではありません。

M4計 10 コア

M5計 10 コアこのチップ

M6計 12 コア

端末別データはまだ登録されていません。

同じチップ名でもGPU構成や周波数が異なる場合があります。購入時は上記の対象構成と端末メーカーの仕様を確認してください。