「3nm」は、どこの長さ？

ウェハからダイ、そして寸法指標へ

ウェハは半導体の回路を形成する基板です。その上に複数のダイを並べて作ります。ダイを拡大すると回路があり、さらにトランジスタや配線の構造へと目を向けられます。用語の説明（出典3） この図の区画数・配置・面積は説明用で、実製品を再現したものではありません。

ズームを「2」にすると、名称の数字と出典で確認できた寸法指標を共通のnmスケールで並べます。最初の例は、寸法を確認できる過去のIntelとTSMCの技術です。これらの古い寸法を最新SoCの値として扱うことはできません。実寸の出典・取得日は操作部の下に示しています。

数字が同じ単位でも、測る対象は違う

• ゲートピッチ：繰り返し並ぶゲートの間隔。ゲート長そのものとは異なります。
• 配線ピッチ：隣り合う配線の繰り返し間隔。配線層や条件を確認する必要があります。
• フィンピッチ：FinFETのフィンの繰り返し間隔。フィンの幅とは別の指標です。

同じスケールで長さを描けても、違う種類の指標を大小だけで優劣判定してはいけません。この図は「数字が小さい側が高性能」という順位を付けません。

N3を選ぶと、描かれないバーがある

TSMCの公式紹介はN3を3nmのFinFET技術として説明しています。TSMC N3（出典2） ただし今回確認した紹介ページには、図に使うゲート・配線・フィンのピッチ数値がありません。そのためN3を選ぶと名称の数字だけを示し、寸法は未掲載と表示します。欠けた値を0や推定値で補ってはいません。

Intelも、現在のプロセス名称が特定の物理寸法に直接対応するという歴史的な慣行から離れていると説明しています。ノードの命名（出典1） 名称の「3」を図の上で3nm相当の長さに描くのは、その違いを見比べるための補助線です。実際の部位を測った線ではありません。

購入判断では、プロセス名を手がかりのひとつにする

プロセスの世代は重要な設計条件ですが、製品の性能・消費電力は回路構成や動作条件などと合わせて評価します。別のメーカーの「nm」表記だけを揃えて、チップの速さや電池持ちを断定することはできません。

出典付きスペック比較で対象構成と計測条件を確認し、体感の滑らかさはフレーム描画の締切も含めて考えてみてください。